Языки VHDL Verilog в проектировании цифровой аппаратуры

Языки VHDL, Verilog имеют мощную алгоритмическую базу, гибкость, развытые средства отображения временных соотношений и использования алфавитов моделирования. Данное руководство знакомит с общими концепциями языков описания дискретных систем VHDL и VERILOG и их подмножествами реализованными в САПР логическго синтеза на примерах описание простых логических узлов. Проостыми словами это неплохой справочник похожести и различий языков VHDL и VERILOG на примерах.

Версткаpdf
Размер файла13 Mb
Загрузок1231
Рейтинг4.63
Загрузка | Просмотров: сегодня 1140 всего 1784 | Предыдущая загрузка: 18.11.2017 11:57:38

Рейтинг Оцените файл

комментариев: ()

Перейти и растаять в своей любимой социалке