Формирователь ЛЧМ сигнала на VHDL

Формирователь ЛЧМ сигнала на VHDL ЛЧМ сигнал это в котором присутствует или заложена линейная частотная модуляция. Простыми словами это линейное изменение частоты сигнала за определенный промежуток времени. Линейно-частотно модулированный сигнал может быть описан следующим образом.

Категория: ПЛИС VHDL Verilog

UART на VHDL

UART на VHDL В данном посте представлен UART на VHDL. VHDL код полного UART приемопередатчика реализован на базе VHDL модулей UART передатчика и ресивера, которые скомпонованы в проект UART VHDL на Quartus 9, который протестирован на отладочном модуле Altera DE0 Board от Terasic. Тест заключается в одновременной передаче Modbus запроса и приема последовательного длинного кода с чередующимися данными типа 0xAA, 0x55 и контроль сигналов передатчика на мониторе Rs232, а сигналов приемника на осциллографе.

Категория: ПЛИС VHDL Verilog

Синтезатор нескольких частот от одного делителя на VHDL

Синтезатор нескольких частот от одного делителя на VHDL  Метод синтезирования частот на ПЛИС уже описан в одной и статей данного раздела. Это известный метод формирования частоты по Уолшу. В данном посте представлен конкретный проект подобного синтезатора. Простыми словами синтезирование частот по Уолшу состоит в вырывании из основной нужного количества положительных полупериодов в нужных местах для получения  необходимой частоты.

Категория: ПЛИС VHDL Verilog

Счетчики на VHDL

Счетчики на VHDL Счетчики на VHDL - один из возможных поисковых запросов. VHDL счетчики присутствуют в любой IDE для ПЛИС в разделе шаблонов. И тем не менее, поскольку все же народ ищет VHDL код счетчиков то вполне можно рассмотреть варианты альтернативные шаблонным. В данном посте попробуем сворганить VHDL делитель, счетчик с запуском и остановом, делитель с бездребезговым переносом.

Категория: ПЛИС VHDL Verilog

БПФ на 8 точек (FFT 8 point) на VHDL

БПФ на 8 точек (FFT 8 point) на VHDL БПФ на ПЛИС построить несложно, поскольку для этого существуют готовые ядра, в том числе и с открытым кодом. Но все дело в том, что минимальное количество точек в готовых ядрах БПФ равно 64. Если нужно количество точек меньше чем 64, например 16 или даже 8 то вполне приемлимый вариант написать код БПФ самостоятельно. Заодно можно протестировать и выбранный алгоритм построения БПФ на ПЛИС. В данном посте представлен VHDL код FFT 8 point выполненый по алгоритму прореживания по времени. Код довольно громоздкий но на его базе можно уяснить общий принцип написания и как все крутится.

Категория: ПЛИС VHDL Verilog
страницы: [1] [5]
Перейти и растаять в своей любимой социалке