Программирование на VHDL Verilog

Программирование на VHDL, Verilog - это возможность создания посредством языков VHDL, Verilog различных цифровыx модулей на ПЛИС от простейшей логики до сложных систем цифровой обработки сигналов.

Интерфейс RS232 или UART прием и передача на VHDL

Интерфейс RS232 или UART прием и передача на VHDL Тема UART или интерфейса RS232 на  VHDL уже подымалась на нашем ресурсе. Данный пост это развитие темы UART VHDL в более продвинутой манере кодирования на VHDL. Приведенный далее код приемника и передатчика RS232 работает, можно сказать, безупречно в широком диапазоне скоростей вплоть до 115200 бод/сек. Код найден на просторах глобальной сети, немного доработан, просимулирован в Modelsim, протестирован и используется в реально действующих проектах. В конце поста имеется ссылка для загрузки полного проекта UART для Quartus11.0.

Категория: ПЛИС VHDL Verilog

Vhdl фазовращатель на двух сдвиговых регистрах

Vhdl фазовращатель на двух сдвиговых регистрах Тема фазовращателя на VHDL уже подымалась на нашем сайте. Обычно цифровой фазовращатель строится на счетчике который отсчитывает необходимую задержку фронта и спада цифрового сигнала и формирует задержанные фронт и спад изменяя таким образом фазу изначального сигнала. Если необходимо построить многоканальный фазовращатель, то создается цепочка счетчиков, где каждый последующий является продолжением предыдущего. В цифровой технике часто возникает необходимость построения многоканального фазовращателя на несколько десятков ячеек. Такой фазовращатель довольно ресурсоемкий, если применять в качестве ячеек его цепи все те же счетчики. Но есть возможность уменьшить затраты ресурсов FPGA на многоканальный фазовращатель применив для этой цели два сдвиговых регистра.

Категория: ПЛИС VHDL Verilog

Потоковый БПФ на 16 точек (FFT 16 point) на VHDL

Потоковый БПФ на 16 точек (FFT 16 point) на VHDL В одном из предыдущих постов про потоковый  БПФ на ПЛИС был рассмотрен потоковый алгоритм БПФ на 8 точек. Алгоритм построен на базе графа прореживания по частоте. Данный пост это продолжение темы FFT но с увеличением количества обрабатываемых точек до 16. Все выполнено с использованием базовой операции "бабочка" сдвиговых регистров и переключателей. В представленном ниже проекте для Quartus 11.0 БПФ успешно справляется с преобразованием за 20 тактов на частоте 50 мГц.

Категория: ПЛИС VHDL Verilog

VHDL фазовращатель на ПЛИС

VHDL фазовращатель на ПЛИС Цифровой фазовращатель это один из основных модулей фазосдвигающего устройства которое применяется в имитаторе гидроакустических сигналов. Работает фазовращатель достаточно просто. По фронтам и спадам изначального сигнала формируются импульсы загрузки счетчика который отсчитывает необходимую задержку, формируя таким образом фазовый сдвиг фронтов и спадов сигнала.

Категория: ПЛИС VHDL Verilog

VHDL код управления АЦП AD7266

VHDL код управления АЦП AD7266 Управление многоканальным АЦП типа AD7266 посредством ПЛИС имеет некоторые нюансы, которые новичку с наскоку не преодолеть. В данном посте представлен VHDL код управления AD7266 который поможет справиться с этим популярным АЦП. Микросхема выгодна по многим пунктам. Главный из них это многоканальность позволяющая оцифровывать сигнал аж по 12 каналам и по 6 каналам если разбить входы по дифференциальным парам. Такой АЦП идеален для построения различных многоканальных систем, например многоканальных цифровых фильтров, БПФ и др.

Категория: ПЛИС VHDL Verilog
страницы: [1] [5] [10]>>...
Перейти и растаять в своей любимой социалке