ßçûêè VHDL Verilog â ïðîåêòèðîâàíèè öèôðîâîé àïïàðàòóðû
Íåïëîõîé ñïðàâî÷íèê ïîõîæåñòè è ðàçëè÷èé ÿçûêîâ VHDL è VERILOG íà ïðèìåðàõ.
Ñêà÷àòü ó÷åáíèê