UART на VHDL

В данном посте представлен UART на VHDL. VHDL код полного UART приемопередатчика реализован на базе VHDL модулей UART передатчика и ресивера, которые скомпонованы в проект UART VHDL на Quartus 9, который протестирован на отладочном модуле Altera DE0 Board от Terasic. Тест заключается в одновременной передаче Modbus запроса и приема последовательного длинного кода с чередующимися данными типа 0xAA, 0x55 и контроль сигналов передатчика на мониторе Rs232, а сигналов приемника на осциллографе.

В симуляторе симитирована передача по txd Modbus запроса на датчик давления "Сапфир-22МП-ВН" и прием данных о давлении на вход rxd. На диаграмме видно, что UART приемник надежно реагирует на 15_ти байтный ответ датчика.

На скриншоте ниже показана реальная работа UART - тестирование с помощью программы монитора RS232 ComPort Toolkit. В окне приема строки Modbus запросов, а в окне передачи длинный чередующийся код 0xAA, 0x55, который монитор передает на вход UART приемника с периодом 100 мс.

Не имеет смысла представлять скриншет экрана осциллографа. Там все просто. На любом из выходов шины данных будет последовательность из чередующихся нулей и едениц. Надежность работы приемника проверялась до частоты 115200 бод. Кроме того данный пост заканчивается ссылкой проекта полного VHDL UART на Quartus90. В проекте сделаны все необходимые установки, в том числе и пины DE0 Board куда заводятся и выводятся сигналы порта для его тестирования. На этом все. Замечания и предложения по ссылке для добавления комментов.

Скачать Uart на VHDL Quartus90. А тут - раздел литературы по VHDL Verilog.